2011

Datum der Promotion: 29.11.2011
Dissertation im Volltext
Abstract: Im Zuge der Entwicklung der Halbleiterfertigung hin zu Strukturgrößen unter 45nm wurden und werden verschiedene neue Techniken entwickelt, um auch weiterhin mit photolithographischen Anlagen arbeiten zu können. Dazu zählen Techniken zur Verbesserung der optischen Auflösung, die Lithographie mit Licht im Bereich des extrem Ultravioletten (EUV) und Doppelstrukturierungen bzw. -belichtungen. Die zunehmend anspruchsvollen Prozessbedingungen, die noch wenig ausgereiften Anlagen, Prozesse und Materialien sowie die dramatisch steigenden Kosten dieser neuen Lithographie- Techniken machen eine akkurate physikalische Modellierung und Simulation des Lithographieprozesses unumgänglich. Insbesondere die Wechselwirkung zwischen dem Licht und Strukturen der Größe einer Wellenlänge und darunter, wie sie bei lithographischen Masken und vorstrukturierten Halbleiterscheiben auftritt, ist von entscheidender Bedeutung für das Auflösungsvermögen. Für die Zukunft der Lithograpiesimulation sind deshalb effiziente Algorithmen, die – anders als viele gegenwärtig eingesetzte Simulationsprogramme – diese Wechselwirkungen berücksichtigen und das elektromagnetischen Feld mitsamt aller Randbedingungen rigoros simulieren, unbedingt notwendig. Die Anforderungen an Geschwindigkeit, Genauigkeit, Effizienz und Flexibilität sind im Allgemeinen jedoch sehr hoch, was Wahl eines geeigneten Algorithmus oft schwierig macht.

In dieser Arbeit wird die am Fraunhofer IISB entwickelte Waveguide-Methode vorgestellt – ein für die Simulation der neuen Lithographietechniken gut geeigneter Algorithmus zur rigorosen Berechnung elektromagnetischer Felder. Neue Ansätze zur Modellierung, Erweiterungen und Optimierungen, die die Leistungsfähigkeit der Waveguide-Methode steigern und die Simulation neuer Anwendungen, wie z.B. die rigorose Simulation von Doppelstrukturierungen oder -beleuchtungen, ermöglichen, werden entwickelt und diskutiert. Ein wichtiges neues Modell, die Wellenleiter-Zerlegungs-Methode führt das Problem der Beugung an einer dreidimensionalen Maske auf das Problem der Beugung an mehreren zweidimensionalen Masken zurück, wodurch die rechnerische Komplexität stark reduziert wird. Es wird gezeigt, dass dadurch bei ausreichender Genauigkeit die Rechenzeiten drastisch reduziert werden können. Dadurch wird die schnelle Simulation großer dreidimensionaler Maskengebiete (> 10 μm × 10 μm bei einer Wellenlänge von 193 nm, oder > 50λ × 50λ) und die extrem schnelle Simulation von Maskengebieten üblicher Größe (> 1 μm × 1 μm bei einer Wellenlänge von 193 nm, oder > 5λ × 5λ). Eine weitere Steigerung der Rechengeschwindigkeit kann durch verteiltes Rechnen erreicht werden, da die Wellenleiter-Zerlegungs-Methode sich durch eine hervorragende Effizienz beim Parallelisieren auszeichnet.

Ein weiteres wichtiges neu entwickeltes Modell ist WaferWaveguide, welches die Waveguide-Methode für die rigorose Simulation der Lichtverteilung an den topographischen Strukturen vorstrukturierter Halbleiterscheiben erweitert. Dies ist insbesondere notwendig für die Simulation von Techniken zur Doppelstrukturierung bzw. -belichtung. Ein flexibler schichtbasierter Ansatz zur Beschreibung der Topographie der Halbleiterscheiben wird entwickelt. Erweiterungen und Optimierungen zur Reduzierung des Rechenaufwands und zur dynamischen Berechnung der Belichtung von ausbleichenden Photolacken werden entwickelt und vorgestellt. Weiterhin wird gezeigt, wie eine parallelisierte Version von WaferWaveguide die Rechenzeit reduzieren kann.

Die Anwendung der Waveguide-Methode und WaferWaveguide wird anhand von Beispielen dargestellt. Der Nutzen der rigorosen elektromagnetischen Simulation von modernen Phasenmasken wird gezeigt. Die von EUV-Masken induzierten Aberrationen und die daraus resultierenden Artefakte in der Abbildung werden untersucht. Die Auswirkungen von Defekten in der Schichtstruktur von EUV-Masken auf das gedruckte Resultat werden analysiert bzgl. der Defektparameter und Prozessbedingungen. Verschiedene Ansätze zur Doppelstrukturierung bzw. -belichtung werden ebenso untersucht wie der Einfluss der Topographie der Halbleiterscheibe auf das Ergebnis des Lithographieprozesses. Die Ergebnisse der Simulationen können dazu verwendet werden, um kritische Prozessparameter zu identifizieren und um negative Auswirkung der Topographie von Wafern zu vermeiden. Anhand des Beispiels von Doppelbelichtungen wird gezeigt, wie die Ergebnisse der Simulationen genutzt werden können, um die besten Prozessbedingungen zu finden.

Datum der Promotion: 28.11.2011
Dissertation im Volltext
Abstract: In heutigen Anwendungen der Leistungselektronik werden vornehmlich Brückenschaltungen basierend auf n-Kanal Leistungsschalter eingesetzt. Für die Ansteuerung von MOS-FET bzw. IGBT Leistungsschaltern deren Source- bzw. Emitterkontakt auf gleitendem Potential liegt, kommen sogenannte High-Side Treiber zum Einsatz. Diese Schaltungen stellen eine galvanisch getrennte Spannungsversorgung sowie Informationsübertragung für die Ansteuerung der Leistungsschalter zu Verfügung. Bei heutigen, konventionellen Lösungen übernehmen fast ausschließlich Transformatoren basierend auf elektro-magnetischer Kopplung die Energie- und Informationsübertragung. In Anwendungen mit geringer Leistungsübertragung kommen auch optoelektronische Übertrager zum Einsatz. Der Trend in der Leistungselektronik führt zu immer höheren zu schaltenden Spannungen, was zwangsläufig zu einer höheren Isolationsfestigkeit der Übertrager führt. Dies kann bei derzeitigen konventionellen Transformatoren nur durch eine voluminöse Bauform erreicht werden. Zudem stellen sie meist das kostenintensivste Bauelement (z.B. teure Wicklung) dieser High-Side Treiber dar. In dieser Arbeit wird ein neuer Ansatz der potentialgetrennten Energie- und Informationsübertragung verfolgt. Die galvanische Trennung von primärer Steuerseite und sekundärseitiger Ansteuerung der High-Side Treiber erfolgt über piezoelektrische Transformatoren. Durch den Einsatz von piezoelektrischen Keramiken kann in kompakter Form eine hohe Isolationsfestigkeit pro Volumen erreicht werden. Die Kopplung von Primär- und Sekundärseite erfolgt anstelle einer elektro-magnetischen über eine akustische Welle. Des Weiteren sind sie ohne zusätzliche, äußere Beschaltung kurzschlusssicher und nicht entflammbar.

In der vorliegenden Arbeit wird erstmals die komplette Entwicklung einer High-Side Ansteuerschaltung für Leistungsschalter mit piezoelektrischen Transformatoren aufgezeigt. Zu Beginn werden einige Grundlagen über den piezoelektrischen Effekt gegeben. Nach einer Analyse des elektrischen Ersatzschaltbilds piezoelektrischer Transformatoren, erfolgt die Dimensionierung zweier dickenschwingender Piezotransformatoren. Anschließend wird die Resonanzfrequenz und die Eingangsadmittanz der Piezotransformatoren durch ein finite Elemente Simulationsprogramm bestimmt. Bei der Herstellung der Piezotransformatoren werden unterschiedliche Aufbau- und Verbindungstechniken getestet. Im dritten Teil dieser Arbeit werden verschiedene Topologien von Ansteuerschaltungen für Piezotransformatoren untersucht. Anhand eines besonders effizienten, resonanten Push-Pull Treibers werden die hergestellten Piezotransformatoren hinsichtlich ihres Last- und Resonanzverhaltens, sowie ihrer Effizienz optimiert. Im vierten Teil der Arbeit werden die zuvor gewonnenen Erkenntnisse dazu genutzt, um einen High-Side Treiber für die Ansteuerung von Leistungsschaltern zu entwickeln. Eine elektrische Charakterisierung des gesamten High-Side Treiber schließt dieses Kapitel ab. Eine Zusammenfassung und ein Ausblick auf weitere Forschungs- und Entwicklungsmöglichkeiten werden am Ende der Arbeit gegeben.

Datum der Promotion: 25.11.2011
Dissertation im Volltext
Abstract: Die Halbleiterfertigung ist ein äußerst komplexer Wertschöpfungsprozess, der aufgrund eines schnell wechselnden Marktes und der immensen Investitionskosten unter extremen Kostendruck steht. Um konkurrenzfähig zu bleiben, müssen aktuell jährlich ca. 15 % der Fertigungskosten durch eine erhöhte Anlagen- und Fabrikproduktivität eingespart wer-den. Im Rahmen der Arbeit wurden zum ersten Mal grundlegende Untersuchungen zur Modellierung und Simulation sowie der Optimierung von Halbleiterfertigungsprozessen auf Geräte- bzw. Prozesssequenzebene durchgeführt. Um die Anlagen- und Fabrikproduktivität zu erhöhen und damit implizit Fertigungskosten zu reduzieren, wurden bestehende und bereits eingesetzte logistische Strategien auf die Anlagenebene transferiert, neuartige und innovative Optimierungsstrategien auf Geräte- oder Prozesssequenzebene entwickelt und mit Hilfe der diskreten Simulation untersucht. Schwerpunkte waren die Batchbildung bei flexiblen Fertigungen, Mehrkammerprozessanlagen und eine innovative vorausschauende Stichprobenplanung. In flexiblen Fertigungen kommt es häufig zu logistischen Problemen bei Batchprozessen, da es aufgrund von fehlenden, geeigneten Losen teilweise zu großen Wartezeiten und somit eventuell zu Überschreitungen der Kundenliefertermine kommt. Es wurde im Rahmen der Arbeit ein Konzept entwickelt, welches kleinere Batchgrößen und Füllerscheiben nutzt. Hiermit konnten kürzere Durchlaufzeiten durch das Gesamtsystem (80 – 96 %) realisiert werden, ohne dabei den Durchsatz negativ zu beeinflussen. Der Trend in der Halbleiterfertigung geht aber weiter in Richtung Einzelscheibenprozesse. Als Folge dessen sind Mehrkammerprozessanlagen zu unverzichtbaren Werkzeugen bei der Herstellung von Halbleiterbauelementen geworden. Bei den Untersuchungen an Mehrkammerprozessanlagen wurde die Integration von Messtechnik, die optimalen Dimensionierung und generell Möglichkeiten zur Steigerung der Produktivität untersucht. Das bei linearen Fertigungslinien bekannte und breit eingesetzte Konzept der Taktzeitanpassung wurde erstmals zur Anwendung bei Mehrkammerprozessanlagen adaptiert, dabei konnten beim Durchsatz Steigerungen von 15 – 23 % erreicht werden. Auf Prozesssequenzebene wurden Untersuchungen zur Stichprobenplanung durchgeführt. Die entwickelte vorausschauende Stichprobenplanung zeigte ein sehr großes Potenzial zur Kostenreduktion durch Einsparungen von Messungen bei Defektdichtemessketten und zur Senkung des Risikos von nicht kotrollierten Anlagen. Bei den untersuchten Anwendungsfällen konnte die Anzahl der benötigten Messungen um 6 – 50 % gegenüber der bisher eingesetzten Stichprobenstrategie reduziert werden, gleichzeitig wurde dabei das Risiko von längeren Fertigungszeiträumen ohne Kontrollmessungen um bis zu 85 % verringert. Generell konnte gezeigt werden, dass die diskrete Ablaufsimulation ein hervorragend geeignetes Werkzeug zur Untersuchung von Halbleiterfertigungsanlagen, –prozessen und deren Optimierung darstellt. Es können logistische Optimierungsstrategien jeglicher Art damit analysiert und bewertet werden.

Datum der Promotion: 21.11.2011
Abstract: Elektronische Schaltungen aus Siliciumcarbid (SiC) können aufgrund der großen Bandlücke des Materials bei Temperaturen oberhalb von 300°C betrieben werden. Dadurch erschließen sich Anwendungen, die bisher nicht mit Schaltkreisen aus Silicium möglich sind. Als wichtigstes Beispiel ist die direkte Integration von Sensoren in heissen Umgebungen mit elektronischen Schaltungen zu nennen. Eine Signalaufbereitung am Einbauort des Sensors oder der Aufbau von Regelschleifen mit direkter Rückkopplung führen dabei zu deutlichen Systemvorteilen. Aufgrund vielfältiger Schwierigkeiten bei der Züchtung von hochwertigen Siliciumcarbid-Kristallen sowie bei der Herstellung der Transistoren gibt es jedoch noch keine kommerziell verfügbaren integrierten Schaltungen. Besonders die Qualität und Zuverlässigkeit des Gateoxids von SiC MOSFETs hat sich in der Vergangenheit als problematisch erwiesen. Erst in den letzten Jahren zeichnet sich ein möglicher Durchbruch von Siliciumcarbid basierten Transistoren ab. Getrieben durch Anwendungen in der Leistungselektronik wurden deutliche Fortschritte bei der Substratherstellung und in der Prozessierung von SiC erzielt. Inzwischen stehen Dioden und Transistoren als einzelne Leistungsbauteile kommerziell zur Verfügung. Im Rahmen dieser Arbeit wurde jetzt die Machbarkeit auch von integrierten Schaltung aus Siliciumcarbid MOSFETs für den Einsatz in einem sehr weiten Temperaturbereich von -40°C bis 400°C gezeigt. Ein besonderes Augenmerk lag dabei auf dem Nachweis der Zuverlässigkeit des Gateoxids. Als wichtigster Einflussfaktor erwies sich die Haftstellendichte im Übergangsbereich von Siliciumdioxid zu Siliciumcarbid. Bei hohen Temperaturen wurde dabei eine erhöhte Ladungsträgerinjektion in das Gateoxid beobachtet, die mit Haftstellen, hervorgerufen durch Kohlenstoffinterstitien an der Grenzfläche, in Zusammenhang gebracht wird. Dennoch konnte in dieser Arbeit eine hervorragende Stabilität des Gateoxids in integrierten Schaltungen bei sehr hohen Temperaturen erzielt werden. Die extrapolierte Lebensdauer betrug dabei für die maximale im Betrieb auftretende Gatespannung über 10 Jahren bei einer Temperatur von 400°C. Damit konnte eine wichtige Vorraussetzung für den Hochtemperatureinsatz von MOSFETs nachgewiesen werden. Für den Aufbau von integrierten elektronischen Schaltungen wurde der Einsatz von zwei verschiedenen Logikfamilien untersucht und diese gezielt für den sehr weiten Betriebstemperaturbereich ausgelegt. Zu diesem Zweck wurde zunächst das Temperaturverhalten sowohl von n- als auch p-MOSFETs charakterisiert und optimiert. Dabei konnte die absolute Schwellspannung der MOSFETs beider Ladungsträgerarten für alle Betriebstemperaturen auf einen engen Bereich von 0,5V bis 5,8V begrenzt werden. Damit ist sowohl bei sehr hohen als auch bei tiefen Temperaturen mit typischen Logikpegeln von unter 10V ein zuverlässiges Schalten der MOSFETs möglich. Weiterhin weist der p-MOSFET eine für 4H-SiC hohe Ladungsträgerbeweglichkeit auf. Das Verhältnis der Ladungsträgerbeweglichkeiten in den Inversionsschichten des n- und des p-MOSFETs ist dabei oberhalb von 100°C annähernd konstant bei einem Faktor von drei. Für die Auslegung von CMOS Gattern ist es damit möglich durch eine entsprechend Wahl der geometrischen Dimensionen der Kanalbereiche die Transkonduktanz der beiden MOSFET Typen sehr gut aufeinander abzustimmen. Auch für die NMOS Schaltungen gelang es durch die Verwendung von p-implantierten Widerständen ein Konzept für die NMOS Last umzusetzen, das eine sehr gute Abstimmung zum Temperaturverhalten der aktiven n-MOSFET Schalter aufweist. Durch die beschriebenen Maßnahmen konnten im Rahmen dieser Arbeit NMOS und CMOS Gatter auf 4H-SiC realisiert werden, die über einen Temperaturbereich von -40°C bis 400°C ein sehr stabiles Schaltverhalten mit Rauschabständen der Logikpegel von über 0,5V aufweisen. Die Schaltgeschwindigkeit der NMOS Gatter liegt dabei oberhalb von 10kHz während mit CMOS Gattern sogar über 100kHz erzielt werden konnten. Sowohl in NMOS als auch in CMOS Technologie wurden erstmals auch monolithisch integrierte, einflankengetriggerte Flip-Flops auf 4H-SiC aufgebaut und bei 400°C betrieben. Damit gelang es im Rahmen dieser Arbeit die Machbarkeit von komplexen Logikschaltungen auf 4H-SiC für den Einsatz bei hohen Temperaturen zu zeigen. Als Anwendungsbeispiel für die Sensorintegration wurde abschließend der Betrieb eines analogen 4-1 Spannungsmultiplexers bei 400°C und einer Wiederholfrequenz von 1kHz gezeigt. Diese Schaltung besteht aus vier CMOS Transmissionsgattern und ermöglicht es, bis zu vier Sensoren über eine einzige Signalleitung auszulesen. Damit erfüllen die in dieser Arbeit vorgestellten Schaltungen alle Anforderungen, um hochtemperaturtaugliche, integrierte Schaltkreise für Sensoren zur Verfügung zu stellen.
[Diese Dissertation ist unter der ISBN 978-3-8440-0614-8 in der Reihe „Erlanger Berichte Mikroelektronik“ im Shaker-Verlag erschienen.]

Datum der Promotion: 09.08.2011
Dissertation im Volltext
Abstract: In der vorliegenden Arbeit wurden monolithische RC-Elemente für die Leistungselektronik entwickelt, welche den Stand der Technik in Bezug auf Bauelementeigenschaften und erwartete Herstellungskosten übertreffen. Für die Herstellung der RC-Elemente wurden Löcher in einer Siliciumscheibe erzeugt und darauf MIS-Kondensatoren durch Abscheidung verschiedener dielektrischer Schichten und einer Metallisierung aufgebaut. Zunächst wurde eine Modellbildung durchgeführt, um eine optimale Anordnung der Löcher auf der Siliciumscheibe und einen optimalen Lochdurchmesser für eine maximale Vergrößerung der Kapazität bei einer gegebenen Grundfläche zu erreichen. Durch eine Prozesssimulation wurden die geätzten Löcher insbesondere in Hinblick auf die Oberflächenrauhigkeit und die Schichteigenschaften der dielektrischen Schichten in den Löchern untersucht. Darauf aufbauend wurde eine Simulation der elektrischen Eigenschaften der RC-Elemente durchgeführt, um eine Vorhersage der elektrischen Feldverteilung und der Kapazität sowie des Serienwiderstandes der Bauelemente zu erhalten. Für die Herstellung der RC-Elemente wurde ein Prozess entwickelt und die einzelnen Prozessschritte optimiert. Insbesondere wurden die Parameter des Ätzschritts zur Erzeugung von Löchern mit hohem Aspektverhältnis in Siliciumscheiben untersucht. Die Konformität und die Inhomogenität verschiedener erzeugter dielektrischer Schichten wurde bestimmt und mit den elektrischen Eigenschaften der RC-Elemente korreliert. Die elektrische Charakterisierung der RC-Elemente erfolgte anhand der Isolatorkapazität, der Spannungsfestigkeit, des Serienwiderstandes und der Temperaturkoeffizienten der Kapazität und des Serienwiderstandes. Das erfolgversprechendste Ergebnis hinsichtlich der erreichten Kapazität und der Spannungsfestigkeit wurden mit einem dielektrischen Schichtstapel aus 15 nm SiO2 und 508 nm Si3N4 erzielt: Der Wert der Kapazität war hier 1,5 nF/mm2, die Spannungsfestigkeit lag im Breich von 500 V. Damit sind die RC-Elemente geeignet für leistungselektronische Anwendungen. Der Temperaturkoeffizient der Kapazität war hier mit 85 ppm/°C sehr gering gegenüber vergleichbaren diskret aufgebauten RC-Elementen. Weiterhin ermöglicht die niedrige parasitäre Serieninduktivität der RC-Elemente die niederinduktive Ankopplung an einen zu dämpfenden Leistungsschalter.

Datum der Promotion: 29.07.2011
Dissertation im Volltext
Abstract: In dieser Arbeit werden Zinkoxid-Nanopartikel aus der Gasphase für die Herstellung von druckbaren elektronischen Schaltungen untersucht. Zunächst werden die Eigenschaften der im Rahmen des Graduiertenkollegs GRK 1161/1 mit Projektpartnern entwickelten Dispersion der ZnO-Nanopartikel vorgestellt. Ein hoher, vom Dispergierprozess abhängiger Fremdstoffgehalt der Dispersionen wird gemessen. Es folgt die morphologische und elektrische Charakterisierung der mittels Schleuderverfahren auf thermisch oxidierte Siliciumträger aufgebrachten ZnO-Nanopartikelschichten. Diese sind über die Probenfläche homogen und geschlossen. Die ZnO-Schichten werden als Kanalmaterial für einen teilweise gedruckten Dünnfilm-Feldeffekttransistor verwendet. Im Bereich der Prozesstemperatur von 300°C bis 400°C werden funktionierende Transistoren mit einer Sättigungsbeweglichkeit von bis zu 5·10-2cm2/Vs hergestellt. Es wird festgestellt, dass die Prozesstemperaturen einen großen Einuss auf die elektrischen Eigenschaften der Transistoren haben, ohne dass eine Veränderung der morphologischen Eigenschaften der Schichten beobachtet wird. Ein Modell für die Dünnfilm-Feldeffekttransistoren wird vom Modell des JFET bzw. des Langkanal-MOSFET abgeleitet und anhand der gemessenen Kennlinien überprüft. Darüberhinaus werden temperaturabhängige elektrische Messungen durchgeführt. Es wird gezeigt, dass der Ladungstransport in den untersuchten Schichten durch energetische Barrieren an den Korngrenzen limitiert ist, welche von den Ladungsträgern durch thermionische Emission überwunden werden. Die Adsorption von Sauerstoff an den Partikeloberflächen erhöht die energetischen Barrieren und senkt damit den Strom im ausgeschalteten Zustand um bis zu drei Größenordnungen, während die Adsorption von Wassermolekülen einen gegenteiligen Effekt hat. Das Verhalten der ZnO-Nanopartikelschicht wird mit einem Bändermodell beschrieben, das die Oberflächenbelegung der Partikel berücksichtigt. Anhand der Ergebnisse wird die Eignung der ZnO-Partikel aus der Gasphase für druckbare Elektronik bewertet. Die Realisierung der Transistoren mit einem top-Gate wird zur Optimierung der Ladungsträgerbeweglichkeit vorgeschlagen. Für die Herstellung von vollständig gedruckten Bauelementen auf Basis von anorganischen nanopartikulären Materialien werden Indiumzinnoxid und Aluminiumoxid als Basis für flüssig prozessierte Leiter- bzw. Isolatorschichten vorgestellt.

Datum der Promotion: 15.06.2011
Dissertation im Volltext
Abstract: Es wurden Hochvolt n- und p-Kanal-MOS-Transistoren für eine Spannungsklasse von ca. 50V zur Realisierung im Rahmen einer 0,18μm Standard CMOS-Technologie entwickelt. Hierfür wurde anhand der an heutige Bauelemente gestellten Anforderungen ein geeignetes Bauelementgrundkonzept ausgewählt und notwendige zusätzliche Prozessschritte definiert. Optimierungskriterien waren hierbei der Einschaltwiderstand in Bezug zu der erreichbaren Durchbruchspannung, die High-Side-Festigkeit sowie die Langzeitzuverlässigkeit und thermische Belastbarkeit. Bei der Entwicklung der Bauelementarchitektur waren neuartige, durch den Basisprozess vorgegebene Rahmenbedingungen zu erfüllen. Im Vergleich zu älteren Technologiegenerationen standen jedoch auch neuartige Technologiemöglichkeiten zur Verfügung (MeV-Implantation). Zur Erreichung eines kleinstmöglichen Einschaltwiderstandes, der als wichtige elektrische Kenngröße bei der Beschreibung des Bauelementes zählt, wurde die RESURF-Technik verwendet. Ausgehend von der Einfach-RESURF-Technik wurde untersucht, ob eine sukzessive Erweiterung dieser Technik zu Mehrfach-RESURF-Strukturen durch den Einsatz von Hochenergieimplantation mit Implantationsenergien im Bereich von mehreren MeV möglich und gewinnbringend ist. Der Einfluss von nicht angeschlossenen (floatenden) Dotierungsgebieten, die im Driftbereich des Bauelementes im Rahmen einer solchen Erweiterung eingesetzt werden, wurde dabei ebenfalls betrachtet. Der gezielte Einsatz der Hochenergieimplantation innerhalb der RESURF-Technik bietet neben der Herstellung von „vergrabenen” Dotiergebieten zusätzliche Möglichkeiten der Dimensionierung der Hochvolt n-Wanne. Im Vergleich zu einem durch oberflächennahe Implantation und anschließender Eindiffusion bestimmten Dotierungsprofil im Bereich der Driftzone, besteht die Möglichkeit, durch ein in vertikaler Richtung strukturiertes Dotierungsprofil, Einfluss auf Einschaltwiderstand und High-Side-Fähigkeit zu nehmen. Dieser Ansatz zur weiteren Optimierung der elektrischen Kenngrößen wurde innerhalb dieser Arbeit untersucht. Bei großflächigen MOS-Transistoren mit einer Vielzahl periodisch angeordneter Basiszellen haben die geometrische Anordnung der Basiszelle sowie bei Mehrlagenmetallisierung die Anordnung der einzelnen Metalllagen Einfluss auf die elektrischen Kenngrößen. Dieser Einfluss wurde anhand unterschiedlicher geometrischer Anordnungen für die Basiszelle und unterschiedlichen Metallisierungskonzepten diskutiert. Eine Optimierung der elektrischen Kenngrößen ist im Allgemeinen verbunden mit einer gegenüber dem Standardfertigungsprozess erhöhten Anzahl benötigter Fotolithographiemasken. So ist z.B. bei Verwendung einer Mehrfach-RESURF-Technik für die Herstellung der zusätzlichen Dotiergebiete in der Driftzone eine weitere Maske notwendig. Im Rahmen dieser Arbeit wird deshalb eine Möglichkeit aufgezeigt, wie durch den Einsatz von nur einer Maske für die Herstellung verschiedener Dotiergebiete zusätzliche Masken eingespart und damit die Mehrkosten für die Herstellung von Hochvolt-Transistoren minimiert werden können. Der Einsatz einer fortgeschrittenen sub-μ CMOS-Technologie ermöglicht eine Reduzierung der Bauelementgröße. Dies hat zur Folge, dass die Verlustleistungsdichte im Bauelement ansteigt. Thermische Einflüsse limitieren damit zunehmend den sicheren Arbeitsbereich der Bauelemente. Dadurch ergeben sich neue Herausforderungen bezogen auf die Optimierung des sicheren Arbeitsbereiches und der Verlustenergiebelastbarkeit des Bauelementes im dynamischen Betrieb.

Eine Erweiterung der Verlustenergiebelastbarkeit sollte bei großflächigen MOS-Transistoren durch eine Homogenisierung der Temperaturverteilung möglich sein. Diese Möglichkeit wurde innerhalb des letzten Kapitels dieser Arbeit betrachtet. Dabei wurde zunächst untersucht, ob das in den Hochvolt Transistoren sowieso vorhandene Polysilizium-Gate als Temperatursensor für eine zeitaufgelöste Temperaturmessung geeignet ist. Anschließend wurde versucht bei großflächigen MOS-Transistoren durch differenzierte Ansteuerung Einfluss auf die Temperaturverteilung zu nehmen. Dafür wurde das Polysilizium-Gate Netzwerk in einzelne Bereiche mit jeweils separater Gateansteuerung aufgeteilt und innerhalb dieser Bereiche ein Teil des vorhandenen Polysilizium-Gates zusätzlich als Temperatursensor verwendet. Eine Änderung des Temperaturprofils konnte dann durch eine Veränderung der Ansteuerung in den einzelnen Bereichen erreicht werden. Die gute Übereinstimmung von Mess- und Simulationsergebnissen zeigt, dass die Methode der Temperaturmessung mittels Polysilizium-Gate eine geeignete Methode zur zeit- und ortsaufgelösten Bestimmung der Temperatur darstellt. Darüber hinaus lässt sich mithilfe geeigneter Regelungen das Temperaturprofil in thermisch kritischen Betriebszuständen homogenisieren und damit der dynamisch sichere Arbeitsbereich erweitern.

Datum der Promotion: 06.06.2011
Abstract: Die vorliegende Arbeit beschreibt die Entwicklung eines neuen, modularen Steuerungskonzepts für die Integration und Steuerung von Messtechnik in der Halbleiterfertigung. Der wesentliche Anwendungsbereich ist der Ein- oder der Anbau von Sensoren oder Messköpfen in Produktionsanlagen oder Handhabungsgeräten mit dem Ziel, Messungen während oder kurz nach einem Prozessschritt durchführen zu können. Eine solche zeitnahe Charakterisierung von Produkt- oder Scheibenparametern ist die Basis für weiterführende Methoden zur automatisierten Prozesskontrolle. Viele Integrationsansätze haben die instrumentelle Integration, also den physischen Einbau eines Sensors oder Messkopfs im Fokus. Die ebenso notwendige Software zur Bedienung und Steuerung des Messinstruments auch im komplexen Verbund einer Produktionsanlage spielt häufig eine unter-geordnete Rolle – mit bekannt nachteiligen Auswirkungen auf die zeitgerechte Fertigstellung einer Integration und deren korrekten und vollständigen Funktionsweise, Erweiterbarkeit, Wartbarkeit etc. Im Zentrum dieser Arbeit steht deshalb ein breit anwendbares Steuerungskonzept zur Realisierung von Steuerungssoftware, das flexibel an verschiedene Integrationsszenarien angepasst werden kann. Um ein solches Steuerungskonzept möglichst vollständig entwerfen zu können, werden existierende Lösungsansätze für die Integration von Messtechnik diskutiert und systematisiert. Diese Systematisierung dient als Basis für den ersten Schwerpunkt der Arbeit: den Entwurf der neuen, modularen Softwarearchitektur für die Integration von Messtechnik. Wesentliche Merkmale dieser Architektur sind ihr umfassender Ansatz, ihr modularer Aufbau und ihre Flexibilität. Im zweiten Schwerpunkt der Arbeit wurde das Steuerungskonzept für die Anwendung an einem Messsystem in einer Mehrkammerprozessanlage umgesetzt und die Steuerungssoftware „EasyControl M“ programmiert. Basierend auf den Erfahrungen mit der realisierten Steuersoftware wird das erarbeitete Steuerungskonzept diskutiert, insbesondere im Hinblick auf den geleisteten Implementierungsaufwand, die durchgeführten Tests mit der Steuerungssoftware und das weitere Nutzungspotential. Hervorzuheben ist der im Steuerungskonzept vorgesehene und in der Steuerungssoftware umgesetzte Simulationsmodus, der die schrittweise Implementierung und den Test einzelner Softwarekomponenten erlaubt und die Nutzung der Steuerungssoftware zu Demonstrations- oder Schulungszwecken ermöglicht, ohne dass das zu steuernde Gerät vorhanden sein muss.
[Diese Dissertation ist unter der ISBN 978-3-8440-0264-5 in der Reihe „Erlanger Berichte Mikroelektronik“ im Shaker-Verlag erschienen.]

Datum der Promotion: 31.05.2011
Abstract: –
[Diese Dissertation ist unter der ISBN 978-3-8440-0352-9 in der Reihe „Erlanger Berichte Mikroelektronik“ im Shaker-Verlag erschienen.]

Datum der Promotion: 01.04.2011
Abstract: –
[Diese Dissertation ist unter der ISBN 978-3-8440-0248-5 in der Reihe „Erlanger Berichte Mikroelektronik“ im Shaker-Verlag erschienen.]

Datum der Promotion: 08.03.2011
Dissertation im Volltext
Abstract: Eine genaue elektromagnetische Feldsimulation der Lichtausbreitung in lithographischen Masken ist heutzutage ein wesentlicher Bestandteil zur Optimierung lithographischer Prozesse. Hierfür gibt es zwei Gründe. Zum einen sind die Anforderungen an die Auflösung der optischen Abbildung gestiegen. Zum anderen verlangt die fortschreitende Miniaturisierung elektronischer Bauteile Auflösungen kleiner als die Wellenlänge des Belichtungsstrahls. Zur Herstellung von lithographischen Masken existieren verschiedene Verfahren, von denen einige Oberflächen mit komplexen Rauhigkeitsstrukturen erzeugen. Diese Strukturen beeinflussen sowohl die Streuung des Belichtungsstrahls als auch das entstehende Bild. Aus diesen Gründen ist eine genaue Simulation der Lichtausbreitung in Masken in einer Größenordnung kleiner als die Wellenlänge des Belichtungsstrahls wichtig um das Verhalten der Belichtung vorhersagen zu können. In der vorliegenden Arbeit wurde die Finite Integration Technik (FIT) zur Modellierung von Lichtausbreitung in lithographischen Masken mit komplexen Strukturen angewendet und geeignet weiterentwickelt. Zu dieser Weiterentwicklung gegenüber der klassischen FIT Methode gehört eine Approximation krummer Interfaces von zweiter Ordnung. Die Stärken dieser Vorgehensweise liegen in der Verwendung strukturierter Gitter, welche eine einfache Gittergenerierung ermöglichen. Des Weiteren ist der Speicherverbrauch, genauso wie bei der klassischen FIT Methode, gering gegenüber nicht orthogonalen oder unstrukturierten Gittern.

Die entwickelte Software, basierend auf der Finite-Integrations-Technik (FIT), wurde verwendet um die Belichtung mit 2-dimesionalen und 3-dimensionalen Masken zu simulieren. Hierbei wurde der Einfluss unterschiedlicher komplexer Masken auf das Nahfeld und die Belichtung untersucht. Unter anderem wurden dabei absorbierenden Phasenschiebermasken mit sowohl unterschiedlichen Rauhigkeitsstrukturen und als auch Masken mit realistischer Oberflächenrauhigkeit simuliert, um den Effekt rechteckiger und zufälliger Oberflächenrauhigkeit auf die Belichtung extrapolieren zu können. Auf Grund der großen Anzahl von Gitterpunkten, die zur Modellierung der 3-dimensionalen Geometrien notwendig sind, wurden zur Simulation parallele Hochleistungsrechner verwendet.

Ein weiteres Forschungsergebnis dieser Arbeit war die Entwicklung eines neuen Algorithmus zur Simulation von Materialien, wie Metallen, welche in einem Teilbereich des optischen Spektrums eine negative Permittivität besitzen. Der vorgeschlagene Ansatz kann als finite difference frequency domain (FDFD) Methode kategorisiert werden. Die Hauptvorteile des Algorithmus gegenüber existierenden wellenlängendispersiven Ansätzen ist, dass keine Approximation von Materialdaten im Frequenzbereich benötigt wird und dass auch bei der Simulation von Metallen keine zusätzlichen Unbekannten benötigt werden.

Datum der Promotion: 14.01.2011
Dissertation im Volltext
Abstract: In dieser Arbeit werden Untersuchungen zu isolierenden, verlustarmen und zugleich kompakten Ansteuerschaltungen mit integrierter Regelung des Laststromes vorgestellt. Im Fokus steht insbesondere die Anwendung von Ansteuerschaltungen in mehrphasigen DC/DC-Wandlern mit hoher Leistungsdichte. Zur Reduzierung der Ansteuerverluste werden zwei neue Möglichkeiten vorgeschlagen. Das erste vorgestellte Verfahren zum Betrieb einer resonanten verlustarmen Ansteuerschaltung unterscheidet sich von den aus der Literatur bekannten Verfahren dadurch, dass zunächst die zur Umladung der Gatekapazität erforderliche Energie vollständig in einer Spule gespeichert wird. Unter Zugrundelegung einiger vereinfachender Annahmen wird es erleichtert, die bei der Umladung einer äquivalenten Gatekapazität entstehenden Ansteuerverluste zu berechnen. Durch die Herleitung einer geeigneten physikalischen Definition wird es möglich, den Wirkungsgrad der resonanten Ansteuerschaltung zu bestimmen. Danach entspricht der Wirkungsgrad einer verlustarmen Ansteuerschaltung dem Verhältnis von prozessierter Leistung zur Summe der prozessierten Leistung plus der hierbei entstehenden Verluste, wobei sich im Ergebnis für eine konventionelle spannungsgesteuerte Ansteuerschaltung ein Wirkungsgrad von 50 % ergibt. Das andere neuartige Verfahren zeichnet sich durch eine stufenweise Gateansteuerung aus. Hierfür zeigen die Berechnungen, dass der Wirkungsgrad dem Verhältnis von Stufenanzahl zu Stufenanzahl plus eins entspricht. Eine dreistufige Ansteuerung hat demnach einen Wirkungsgrad von bereits 75 %. Die Untersuchungen zu isolierenden Koppelelementen beginnen mit einer Betrachtung zum Stand der Technik. Um die hervorragenden Isolationseigenschaften von Standardleiterplattenmaterialien zu nutzen, wird hier ein neuer Ansatz zur galvanisch isolierten Übertragung der Ansteuersignale sowie der zur Umladung benötigten Ansteuerenergie vorgestellt. Dieser basiert auf der Verwendung von leiterplattenintegrierten Kondensatoren und Übertragern. Im direkten Vergleich von induktiven und kapazitiven leiterplattenintegrierten Koppelelementen erwies sich als vorteilhaft, aufgrund seines sehr viel geringeren Flächenbedarfs das induktive Koppelelement zur Übertragung der notwendigen Ansteuerleistung zu nutzen. Das kapazitive Koppelelement hingegen weist Vorteile bei der Übertragung der Ansteuersignale auf. Zum einen erfordert es prinzipbedingt eine deutlich geringere Stromaufnahme. Zum anderen zeigt es deutlich geringere Wechselwirkungen mit den unvermeidbaren parasitären Zuleitungsinduktivitäten, was besonders bei der Übertragung sehr hochfrequenter Signale von Bedeutung ist. Zur störsicheren Übertragung wird die in der Nachrichtentechnik bekannte Manchester Leitungskodierung vorgeschlagen. Zur Umgehung der Trägerrückgewinnung wird in der Arbeit stattdessen ein Verfahren mit separater Übertragung des Trägersignals empfohlen. Bei Betrachtung der verschiedenen dem Stand der Technik entsprechenden Lösungen zur Regelung des Laststroms sowie der dabei verwendeten Verfahren zur Strommessung, kommt die Frage auf, welche Bandbreite für eine galvanisch isolierte Stromerfassung benötigt wird. Anhand des direkten Vergleichs einer Mittelwert-Stromregelung mit einer Spitzenwert-Stromregelung zeigt sich, dass die Spitzenwert-Stromregelung keine den Stromverlauf exakt abbildende Phasenstromerfassung benötigt. Unter der Annahme, dass der Stromsensor ein Tiefpassverhalten erster Ordnung aufweist, ist für diesen in der Anwendung einer Spitzenwert-Stromregelung eine 3-dB-Bandbreite in der Höhe eines Viertels der Schaltfrequenz des zu regelnden DC/DC-Wandlers ausreichend. Hiermit kann ein günstigeres dynamisches Strom-Führungsverhalten erzielt werden, als mit einem Stromsensor vierfacher Bandbreite in der Anwendung einer Mittelwert-Stromregelung. Hierzu bedarf es allerdings einer Korrektur des Stromsollvorgabewertes. Aufgrund der geringen notwendigen Bandbreite wird in dieser Arbeit die Bezeichnung „Low Bandwidth Current Mode Control“ für das modifizierte Stromregelungsverfahren eingeführt. In Kombination mit einer Stromerfassung, welche auf der Auswertung des parasitären Spulenwiderstands beruht, führt das modifizierte Stromregelungsverfahren zu sehr kompakten Lösungen für das Stromsymmetrierungsproblem bei mehrphasigen Hoch-Tiefsetzstellern. Basierend auf den Ergebnissen der vorangegangenen theoretischen Untersuchungen wurde im Rahmen der Arbeit eine isolierende, verlustarme, kompakte Ansteuerschaltung für eine Halbbrückentopologie mit integrierter Regelung des Laststroms entwickelt und realisiert.